board: technexion: Add support for TDM3730 SoM
[x-loader:x-loader.git] / include / configs / tdm3730.h
1 /*
2  * This program is free software; you can redistribute it and/or
3  * modify it under the terms of the GNU General Public License as
4  * published by the Free Software Foundation; either version 2 of
5  * the License, or (at your option) any later version.
6  *
7  * This program is distributed in the hope that it will be useful,
8  * but WITHOUT ANY WARRANTY; without even the implied warranty of
9  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
10  * GNU General Public License for more details.
11  *
12  * You should have received a copy of the GNU General Public License
13  * along with this program; if not, write to the Free Software
14  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
15  * MA 02111-1307 USA
16  */
17
18 #ifndef __CONFIG_H
19 #define __CONFIG_H
20
21 /* serial printf facility takes about 3.5K */
22 #define CFG_PRINTF 
23
24 /*
25  * High Level Configuration Options
26  */
27 #define CONFIG_ARMCORTEXA8      1       /* This is an ARM V7 CPU core */
28 #define CONFIG_OMAP             1       /* in a TI OMAP core */
29 #define CONFIG_OMAP34XX         1       /* which is a 34XX */
30 #define CONFIG_OMAP3430         1       /* which is in a 3430 */
31 #define CONFIG_TDM3730  1       /* working with TDM3530 */
32
33 /* Enable the below macro if MMC boot support is required */
34 #define CONFIG_MMC      1
35 #if defined(CONFIG_MMC)
36         #define CFG_CMD_MMC             1
37         #define CFG_CMD_FAT             1
38         #define CFG_I2C_SPEED           100000
39         #define CFG_I2C_SLAVE           1
40         #define CFG_I2C_BUS             0
41         #define CFG_I2C_BUS_SELECT      1
42         #define CONFIG_DRIVER_OMAP34XX_I2C 1
43 #endif
44
45 #include <asm/arch/cpu.h>        /* get chip and board defs */
46  
47 /* Clock Defines */
48 #define V_OSCK  26000000  /* Clock output from T2 */
49
50 #if (V_OSCK > 19200000)
51 #define V_SCLK  (V_OSCK >> 1)
52 #else
53 #define V_SCLK  V_OSCK
54 #endif
55
56 //#define PRCM_CLK_CFG2_266MHZ  1       /* VDD2=1.15v - 133MHz DDR */
57 #define PRCM_CLK_CFG2_332MHZ    1       /* VDD2=1.15v - 166MHz DDR */
58 #define PRCM_PCLK_OPP2          1       /* ARM=381MHz - VDD1=1.20v */
59
60 /* Memory type */
61 #define CFG_3430SDRAM_DDR       1
62
63 /* The actual register values are defined in u-boot- mem.h */
64 /* SDRAM Bank Allocation method */
65 //#define SDRC_B_R_C            1
66 //#define SDRC_B1_R_B0_C        1
67 #define SDRC_R_B_C              1
68
69 #define NAND_BASE_ADR   NAND_BASE
70 #define ONENAND_BASE    ONENAND_MAP
71 #define ONENAND_ADDR    ONENAND_BASE
72
73 #define OMAP34XX_GPMC_CS0_SIZE GPMC_SIZE_128M
74
75 #ifdef CFG_PRINTF
76
77 #define CFG_NS16550
78 #define CFG_NS16550_SERIAL
79 #define CFG_NS16550_REG_SIZE    -4
80 #define CFG_NS16550_CLK         48000000
81 #define CFG_NS16550_COM1        OMAP34XX_UART1
82
83 /*
84  * select serial console configuration
85  */
86 #define CONFIG_SERIAL1          1       /* use UART1 */
87 #define CONFIG_CONS_INDEX       1
88
89 #define CONFIG_BAUDRATE         115200
90 #define CFG_PBSIZE              256
91
92 #endif /* CFG_PRINTF */
93
94 /*
95  * Miscellaneous configurable options
96  */
97 #define CFG_LOADADDR            0x80008000
98   
99 #undef  CFG_CLKS_IN_HZ          /* everything, incl board info, in Hz */
100  
101 /*-----------------------------------------------------------------------
102  * Stack sizes
103  *
104  * The stack sizes are set up in start.S using the settings below
105  */
106 #define CONFIG_STACKSIZE        (128*1024) /* regular stack */
107
108 /*-----------------------------------------------------------------------
109  * Board NAND Info.
110  */
111
112
113 #define CFG_NAND_K9F1G08R0A
114 #define NAND_16BIT
115 //#define NAND_8BIT
116
117 /* NAND is partitioned:
118  * 0x00000000 - 0x0007FFFF  Booting Image
119  * 0x00080000 - 0x000BFFFF  U-Boot Image
120  * 0x000C0000 - 0x000FFFFF  U-Boot Env Data (X-loader doesn't care)
121  * 0x00100000 - 0x002FFFFF  Kernel Image
122  * 0x00300000 - 0x08000000  depends on application
123  */
124 #define NAND_UBOOT_START        0x0080000 /* Leaving first 4 blocks for x-load */
125 #define NAND_UBOOT_END          0x0160000 /* Giving a space of 2 blocks = 256KB */
126 #define NAND_BLOCK_SIZE         0x20000
127   
128 #define GPMC_CONFIG             (OMAP34XX_GPMC_BASE+0x50)
129 #define GPMC_NAND_COMMAND_0     (OMAP34XX_GPMC_BASE+0x7C)
130 #define GPMC_NAND_ADDRESS_0     (OMAP34XX_GPMC_BASE+0x80)
131 #define GPMC_NAND_DATA_0        (OMAP34XX_GPMC_BASE+0x84)
132
133 #ifdef NAND_16BIT
134 #define WRITE_NAND_COMMAND(d, adr) \
135         do {*(volatile u16 *)GPMC_NAND_COMMAND_0 = d; } while (0)
136 #define WRITE_NAND_ADDRESS(d, adr) \
137         do {*(volatile u16 *)GPMC_NAND_ADDRESS_0 = d; } while (0)
138 #define WRITE_NAND(d, adr) \
139         do {*(volatile u16 *)GPMC_NAND_DATA_0 = d; } while (0)
140 #define READ_NAND(adr) \
141         (*(volatile u16 *)GPMC_NAND_DATA_0)
142 #define NAND_WAIT_READY()
143 #define NAND_WP_OFF()  \
144         do {*(volatile u32 *)(GPMC_CONFIG) |= 0x00000010; } while (0)
145 #define NAND_WP_ON()  \
146          do {*(volatile u32 *)(GPMC_CONFIG) &= ~0x00000010; } while (0)
147
148 #else /* to support 8-bit NAND devices */
149 #define WRITE_NAND_COMMAND(d, adr) \
150         do {*(volatile u8 *)GPMC_NAND_COMMAND_0 = d; } while (0)
151 #define WRITE_NAND_ADDRESS(d, adr) \
152          do {*(volatile u8 *)GPMC_NAND_ADDRESS_0 = d; } while (0)
153 #define WRITE_NAND(d, adr) \
154         do {*(volatile u8 *)GPMC_NAND_DATA_0 = d; } while (0)
155 #define READ_NAND(adr) \
156         (*(volatile u8 *)GPMC_NAND_DATA_0);
157 #define NAND_WAIT_READY()
158 #define NAND_WP_OFF()  \
159         do {*(volatile u32 *)(GPMC_CONFIG) |= 0x00000010; } while (0)
160 #define NAND_WP_ON()  \
161         do {*(volatile u32 *)(GPMC_CONFIG) &= ~0x00000010; } while (0)
162
163 #endif
164
165 #define NAND_CTL_CLRALE(adr) 
166 #define NAND_CTL_SETALE(adr) 
167 #define NAND_CTL_CLRCLE(adr) 
168 #define NAND_CTL_SETCLE(adr) 
169 #define NAND_DISABLE_CE() 
170 #define NAND_ENABLE_CE() 
171
172 /*-----------------------------------------------------------------------
173  * Board oneNAND Info.
174  */
175 #define CFG_SYNC_BURST_READ     1
176
177 /* OneNAND is partitioned:
178  *   0x0000000 - 0x0080000  X-Loader 
179  *   0x0080000 - 0x00c0000   U-boot Image
180  *   0x00c0000 - 0x00e0000   U-Boot Env Data (X-loader doesn't care)
181  *   0x00e0000 - 0x0120000   Kernel Image
182  *   0x0120000 - 0x4000000   depends on application
183  */
184
185 #define ONENAND_START_BLOCK     4
186 #define ONENAND_END_BLOCK       6
187 #define ONENAND_PAGE_SIZE       2048     /* 2KB */
188 #define ONENAND_BLOCK_SIZE      0x20000  /* 128KB */
189
190 #endif /* __CONFIG_H */
191