board: technexion: Add support for TAM3517 SoM.
[x-loader:caonimas-x-loader.git] / include / configs / tam3517.h
1
2 #ifndef __CONFIG_H
3 #define __CONFIG_H
4
5 /* serial printf facility takes about 3.5K */
6 #define CFG_PRINTF
7
8 /*
9  * High Level Configuration Options
10  */
11 #define CONFIG_ARMCORTEXA8      1       /* This is an ARM V7 CPU core */
12 #define CONFIG_OMAP             1       /* in a TI OMAP core */
13 #define CONFIG_OMAP34XX         1       /* which is a 34XX */
14 #define CONFIG_TAM3517          1       /* working with TAM3517 */
15
16 /* Enable the below macro if MMC boot support is required */
17 #define CONFIG_MMC      1
18 #if defined(CONFIG_MMC)
19         #define CFG_CMD_MMC             1
20         #define CFG_CMD_FAT             1
21         #define CFG_I2C_SPEED           400000
22         #define CFG_I2C_SLAVE           1
23         #define CFG_I2C_BUS             0
24         #define CFG_I2C_BUS_SELECT      1
25         #define CONFIG_DRIVER_OMAP34XX_I2C 1
26 #endif
27
28 #include <asm/arch/cpu.h>        /* get chip and board defs */
29
30 /* uncomment it if you need timer based udelay(). it takes about 250 bytes */
31 #define CFG_UDELAY
32
33 /* Clock Defines */
34 #define V_OSCK  26000000  /* Clock output from T2 */
35
36 #if (V_OSCK > 19200000)
37 #define V_SCLK  (V_OSCK >> 1)
38 #else
39 #define V_SCLK  V_OSCK
40 #endif
41
42 #define PRCM_CLK_CFG2_332MHZ    1       /* VDD2=1.15v - 166MHz DDR */
43 #define PRCM_PCLK_OPP2          1       /* ARM=381MHz - VDD1=1.20v */
44
45 /* The actual register values are defined in u-boot- mem.h */
46 /* SDRAM Bank Allocation method */
47 #define SDRC_R_B_C              1
48
49 #define NAND_BASE_ADR   NAND_BASE
50 #define ONENAND_BASE    ONENAND_MAP
51 #define ONENAND_ADDR    ONENAND_BASE
52
53 #define OMAP34XX_GPMC_CS0_SIZE GPMC_SIZE_128M
54
55 #ifdef CFG_PRINTF
56
57 #define CFG_NS16550
58 #define CFG_NS16550_SERIAL
59 #define CFG_NS16550_REG_SIZE    -4
60 #define CFG_NS16550_CLK         48000000
61 #define CFG_NS16550_COM1        OMAP34XX_UART1
62
63 /*
64  * select serial console configuration
65  */
66 #define CONFIG_SERIAL1          1       /* use UART1 */
67 #define CONFIG_CONS_INDEX       1
68
69 #define CONFIG_BAUDRATE         115200
70 #define CFG_PBSIZE              256
71
72 #endif /* CFG_PRINTF */
73
74 /*
75  * Miscellaneous configurable options
76  */
77 #define CFG_LOADADDR            0x80008000
78
79 #undef  CFG_CLKS_IN_HZ          /* everything, incl board info, in Hz */
80
81 /*-----------------------------------------------------------------------
82  * Stack sizes
83  *
84  * The stack sizes are set up in start.S using the settings below
85  */
86 #define CONFIG_STACKSIZE        (128*1024) /* regular stack */
87
88 /*-----------------------------------------------------------------------
89  * Board NAND Info.
90  */
91
92 #define CFG_NAND_K9F1G08R0A
93 #define NAND_16BIT
94
95 /* NAND is partitioned:
96  * 0x00000000 - 0x0007FFFF  Booting Image
97  * 0x00080000 - 0x000BFFFF  U-Boot Image
98  * 0x000C0000 - 0x000FFFFF  U-Boot Env Data (X-loader doesn't care)
99  * 0x00100000 - 0x002FFFFF  Kernel Image
100  * 0x00300000 - 0x08000000  depends on application
101  */
102 #define NAND_UBOOT_START        0x0080000
103 #define NAND_UBOOT_END          0x0160000
104 #define NAND_BLOCK_SIZE         0x20000
105
106 #define GPMC_CONFIG             (OMAP34XX_GPMC_BASE+0x50)
107 #define GPMC_NAND_COMMAND_0     (OMAP34XX_GPMC_BASE+0x7C)
108 #define GPMC_NAND_ADDRESS_0     (OMAP34XX_GPMC_BASE+0x80)
109 #define GPMC_NAND_DATA_0        (OMAP34XX_GPMC_BASE+0x84)
110
111 #ifdef NAND_16BIT
112 #define WRITE_NAND_COMMAND(d, adr) \
113         do {*(volatile u16 *)GPMC_NAND_COMMAND_0 = d; } while (0)
114 #define WRITE_NAND_ADDRESS(d, adr) \
115         do {*(volatile u16 *)GPMC_NAND_ADDRESS_0 = d; } while (0)
116 #define WRITE_NAND(d, adr) \
117         do {*(volatile u16 *)GPMC_NAND_DATA_0 = d; } while (0)
118 #define READ_NAND(adr) \
119         (*(volatile u16 *)GPMC_NAND_DATA_0)
120 #define NAND_WAIT_READY()
121 #define NAND_WP_OFF()  \
122         do {*(volatile u32 *)(GPMC_CONFIG) |= 0x00000010; } while (0)
123 #define NAND_WP_ON()  \
124          do {*(volatile u32 *)(GPMC_CONFIG) &= ~0x00000010; } while (0)
125
126 #else /* to support 8-bit NAND devices */
127 #define WRITE_NAND_COMMAND(d, adr) \
128         do {*(volatile u8 *)GPMC_NAND_COMMAND_0 = d; } while (0)
129 #define WRITE_NAND_ADDRESS(d, adr) \
130          do {*(volatile u8 *)GPMC_NAND_ADDRESS_0 = d; } while (0)
131 #define WRITE_NAND(d, adr) \
132         do {*(volatile u8 *)GPMC_NAND_DATA_0 = d; } while (0)
133 #define READ_NAND(adr) \
134         (*(volatile u8 *)GPMC_NAND_DATA_0);
135 #define NAND_WAIT_READY()
136 #define NAND_WP_OFF()  \
137         do {*(volatile u32 *)(GPMC_CONFIG) |= 0x00000010; } while (0)
138 #define NAND_WP_ON()  \
139         do {*(volatile u32 *)(GPMC_CONFIG) &= ~0x00000010; } while (0)
140 #endif
141
142 #define NAND_CTL_CLRALE(adr)
143 #define NAND_CTL_SETALE(adr)
144 #define NAND_CTL_CLRCLE(adr)
145 #define NAND_CTL_SETCLE(adr)
146 #define NAND_DISABLE_CE()
147 #define NAND_ENABLE_CE()
148
149 /*-----------------------------------------------------------------------
150  * Board oneNAND Info.
151  */
152 #define CFG_SYNC_BURST_READ     1
153
154 /* OneNAND is partitioned:
155  *   0x0000000 - 0x0080000  X-Loader
156  *   0x0080000 - 0x00c0000   U-boot Image
157  *   0x00c0000 - 0x00e0000   U-Boot Env Data (X-loader doesn't care)
158  *   0x00e0000 - 0x0120000   Kernel Image
159  *   0x0120000 - 0x4000000   depends on application
160  */
161
162 #define ONENAND_START_BLOCK     4
163 #define ONENAND_END_BLOCK       6
164 #define ONENAND_PAGE_SIZE       2048     /* 2KB */
165 #define ONENAND_BLOCK_SIZE      0x20000  /* 128KB */
166
167 #endif /* __CONFIG_H */