mfd: twl6040: Correct HPPLL configuration for 19.2 and 38.4 MHz mclk
authorPeter Ujfalusi <peter.ujfalusi@ti.com>
Tue, 6 May 2014 08:43:43 +0000 (11:43 +0300)
committerPeter Ujfalusi <peter.ujfalusi@ti.com>
Tue, 6 May 2014 08:48:10 +0000 (11:48 +0300)
commitb9370121c07e08ea63e75cec7d8230e321baac15
tree4e907818b05563693578beb364ac2106d83ab361
parente33d5784397af98a9b2852ebe43df7290574ff28
mfd: twl6040: Correct HPPLL configuration for 19.2 and 38.4 MHz mclk

When the MCLK is 19.2 or 38.4 MHz the HPPLL need to be enabled and can be
put in bypass mode.
This will fix HPPLL use on boards with 19.2MHz mclk.

Signed-off-by: Peter Ujfalusi <peter.ujfalusi@ti.com>
drivers/mfd/twl6040.c