Import of XFree86 3.9.18
[gstreamer-omap:libdrm.git] / linux / mga_state.c
1 /* mga_state.c -- State support for mga g200/g400 -*- linux-c -*-
2  * Created: Thu Jan 27 02:53:43 2000 by jhartmann@precisioninsight.com
3  *
4  * Copyright 1999 Precision Insight, Inc., Cedar Park, Texas.
5  * All Rights Reserved.
6  *
7  * Permission is hereby granted, free of charge, to any person obtaining a
8  * copy of this software and associated documentation files (the "Software"),
9  * to deal in the Software without restriction, including without limitation
10  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
11  * and/or sell copies of the Software, and to permit persons to whom the
12  * Software is furnished to do so, subject to the following conditions:
13  * 
14  * The above copyright notice and this permission notice (including the next
15  * paragraph) shall be included in all copies or substantial portions of the
16  * Software.
17  * 
18  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
19  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
20  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
21  * PRECISION INSIGHT AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM, DAMAGES OR
22  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
23  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER
24  * DEALINGS IN THE SOFTWARE.
25  *
26  * Authors: Jeff Hartmann <jhartmann@precisioninsight.com>
27  *          Keith Whitwell <keithw@precisioninsight.com>
28  *
29  * $XFree86: xc/programs/Xserver/hw/xfree86/os-support/linux/drm/kernel/mga_state.c,v 1.1 2000/02/11 17:26:08 dawes Exp $
30  *
31  */
32  
33 #define __NO_VERSION__
34 #include "drmP.h"
35 #include "mga_drv.h"
36 #include "mgareg_flags.h"
37 #include "mga_dma.h"
38 #include "mga_state.h"
39 #include "drm.h"
40
41 void mgaEmitClipRect( drm_mga_private_t *dev_priv, xf86drmClipRectRec *box )
42 {
43         PRIMLOCALS;
44
45         PRIMGETPTR( dev_priv );
46
47         /* The G400 seems to have an issue with the second WARP not
48          * stalling clipper register writes.  This bothers me, but the only
49          * way I could get it to never clip the last triangle under any
50          * circumstances is by inserting TWO dwgsync commands.
51          */
52         if (dev_priv->chipset == MGA_CARD_TYPE_G400) { 
53                 PRIMOUTREG( MGAREG_DWGSYNC, 0 );
54                 PRIMOUTREG( MGAREG_DWGSYNC, 0 );
55         }
56
57         PRIMOUTREG( MGAREG_CXBNDRY, ((box->x2)<<16)|(box->x1) );
58         PRIMOUTREG( MGAREG_YTOP, box->y1 * dev_priv->stride );
59         PRIMOUTREG( MGAREG_YBOT, box->y2 * dev_priv->stride );
60         PRIMADVANCE( dev_priv );
61 }
62
63
64 static void mgaEmitContext(drm_mga_private_t *dev_priv, 
65                            drm_mga_buf_priv_t *buf_priv)
66 {
67         unsigned int *regs = buf_priv->ContextState;
68         PRIMLOCALS;
69         
70         PRIMGETPTR( dev_priv );
71         PRIMOUTREG( MGAREG_DSTORG, regs[MGA_CTXREG_DSTORG] );
72         PRIMOUTREG( MGAREG_MACCESS, regs[MGA_CTXREG_MACCESS] );
73         PRIMOUTREG( MGAREG_PLNWT, regs[MGA_CTXREG_PLNWT] );
74         PRIMOUTREG( MGAREG_DWGCTL, regs[MGA_CTXREG_DWGCTL] );
75         PRIMOUTREG( MGAREG_ALPHACTRL, regs[MGA_CTXREG_ALPHACTRL] );
76         PRIMOUTREG( MGAREG_FOGCOL, regs[MGA_CTXREG_FOGCOLOR] );
77         PRIMOUTREG( MGAREG_WFLAG, regs[MGA_CTXREG_WFLAG] );
78
79         if (dev_priv->chipset == MGA_CARD_TYPE_G400) { 
80                 PRIMOUTREG( MGAREG_WFLAG1, regs[MGA_CTXREG_WFLAG] );
81                 PRIMOUTREG( MGAREG_TDUALSTAGE0, regs[MGA_CTXREG_TDUAL0] );
82                 PRIMOUTREG( MGAREG_TDUALSTAGE1, regs[MGA_CTXREG_TDUAL1] );      
83         }   
84    
85         PRIMADVANCE( dev_priv );
86 }
87
88 static void mgaG200EmitTex( drm_mga_private_t *dev_priv, 
89                             drm_mga_buf_priv_t *buf_priv )
90 {
91         unsigned int *regs = buf_priv->TexState[0];
92         PRIMLOCALS;
93
94         PRIMGETPTR( dev_priv );
95         PRIMOUTREG(MGAREG_TEXCTL2, regs[MGA_TEXREG_CTL2] );
96         PRIMOUTREG(MGAREG_TEXCTL, regs[MGA_TEXREG_CTL] );
97         PRIMOUTREG(MGAREG_TEXFILTER, regs[MGA_TEXREG_FILTER] );
98         PRIMOUTREG(MGAREG_TEXBORDERCOL, regs[MGA_TEXREG_BORDERCOL] );
99         PRIMOUTREG(MGAREG_TEXORG, regs[MGA_TEXREG_ORG] );
100         PRIMOUTREG(MGAREG_TEXORG1, regs[MGA_TEXREG_ORG1] );
101         PRIMOUTREG(MGAREG_TEXORG2, regs[MGA_TEXREG_ORG2] );
102         PRIMOUTREG(MGAREG_TEXORG3, regs[MGA_TEXREG_ORG3] );
103         PRIMOUTREG(MGAREG_TEXORG4, regs[MGA_TEXREG_ORG4] );             
104         PRIMOUTREG(MGAREG_TEXWIDTH, regs[MGA_TEXREG_WIDTH] );
105         PRIMOUTREG(MGAREG_TEXHEIGHT, regs[MGA_TEXREG_HEIGHT] );
106    
107         PRIMOUTREG(0x2d00 + 24*4, regs[MGA_TEXREG_WIDTH] );
108         PRIMOUTREG(0x2d00 + 34*4, regs[MGA_TEXREG_HEIGHT] );
109
110         PRIMADVANCE( dev_priv );  
111 }
112
113 static void mgaG400EmitTex0( drm_mga_private_t *dev_priv, 
114                              drm_mga_buf_priv_t *buf_priv )
115 {
116         unsigned int *regs = buf_priv->TexState[0];
117         int multitex = buf_priv->WarpPipe & MGA_T2;
118
119         PRIMLOCALS;
120         PRIMGETPTR( dev_priv );
121
122         PRIMOUTREG(MGAREG_TEXCTL2, regs[MGA_TEXREG_CTL2] );
123         PRIMOUTREG(MGAREG_TEXCTL, regs[MGA_TEXREG_CTL] );
124         PRIMOUTREG(MGAREG_TEXFILTER, regs[MGA_TEXREG_FILTER] );
125         PRIMOUTREG(MGAREG_TEXBORDERCOL, regs[MGA_TEXREG_BORDERCOL] );
126         PRIMOUTREG(MGAREG_TEXORG, regs[MGA_TEXREG_ORG] );
127         PRIMOUTREG(MGAREG_TEXORG1, regs[MGA_TEXREG_ORG1] );
128         PRIMOUTREG(MGAREG_TEXORG2, regs[MGA_TEXREG_ORG2] );
129         PRIMOUTREG(MGAREG_TEXORG3, regs[MGA_TEXREG_ORG3] );
130         PRIMOUTREG(MGAREG_TEXORG4, regs[MGA_TEXREG_ORG4] );             
131         PRIMOUTREG(MGAREG_TEXWIDTH, regs[MGA_TEXREG_WIDTH] );
132         PRIMOUTREG(MGAREG_TEXHEIGHT, regs[MGA_TEXREG_HEIGHT] );
133    
134         PRIMOUTREG(0x2d00 + 49*4, 0);
135         PRIMOUTREG(0x2d00 + 57*4, 0);
136         PRIMOUTREG(0x2d00 + 53*4, 0);
137         PRIMOUTREG(0x2d00 + 61*4, 0);
138
139         if (!multitex) {
140                 PRIMOUTREG(0x2d00 + 52*4, 0x40 ); 
141                 PRIMOUTREG(0x2d00 + 60*4, 0x40 );
142         } 
143
144         PRIMOUTREG(0x2d00 + 54*4, regs[MGA_TEXREG_WIDTH] | 0x40 );
145         PRIMOUTREG(0x2d00 + 62*4, regs[MGA_TEXREG_HEIGHT] | 0x40 );
146
147         PRIMADVANCE( dev_priv );  
148 }
149
150 #define TMC_map1_enable                 0x80000000      
151
152
153 static void mgaG400EmitTex1( drm_mga_private_t *dev_priv, 
154                              drm_mga_buf_priv_t *buf_priv )
155 {
156         drm_mga_sarea_t *sarea_priv = dev_priv->sarea_priv;
157         unsigned int *regs = sarea_priv->TexState[1];
158
159         PRIMLOCALS;
160         PRIMGETPTR(dev_priv);
161
162         PRIMOUTREG(MGAREG_TEXCTL2, regs[MGA_TEXREG_CTL2] | TMC_map1_enable);
163         PRIMOUTREG(MGAREG_TEXCTL, regs[MGA_TEXREG_CTL] );
164         PRIMOUTREG(MGAREG_TEXFILTER, regs[MGA_TEXREG_FILTER] );
165         PRIMOUTREG(MGAREG_TEXBORDERCOL, regs[MGA_TEXREG_BORDERCOL] );
166         PRIMOUTREG(MGAREG_TEXORG, regs[MGA_TEXREG_ORG] );
167         PRIMOUTREG(MGAREG_TEXORG1, regs[MGA_TEXREG_ORG1] );
168         PRIMOUTREG(MGAREG_TEXORG2, regs[MGA_TEXREG_ORG2] );
169         PRIMOUTREG(MGAREG_TEXORG3, regs[MGA_TEXREG_ORG3] );
170         PRIMOUTREG(MGAREG_TEXORG4, regs[MGA_TEXREG_ORG4] );             
171         PRIMOUTREG(MGAREG_TEXWIDTH, regs[MGA_TEXREG_WIDTH] );
172         PRIMOUTREG(MGAREG_TEXHEIGHT, regs[MGA_TEXREG_HEIGHT] );
173    
174         PRIMOUTREG(0x2d00 + 49*4, 0);
175         PRIMOUTREG(0x2d00 + 57*4, 0);
176         PRIMOUTREG(0x2d00 + 53*4, 0);
177         PRIMOUTREG(0x2d00 + 61*4, 0);
178
179         PRIMOUTREG(0x2d00 + 52*4, regs[MGA_TEXREG_WIDTH] | 0x40 ); 
180         PRIMOUTREG(0x2d00 + 60*4, regs[MGA_TEXREG_HEIGHT] | 0x40 );
181
182         PRIMOUTREG(MGAREG_TEXCTL2, regs[MGA_TEXREG_CTL2] );
183
184         PRIMADVANCE( dev_priv );     
185 }
186
187
188 static void mgaG400EmitPipe(drm_mga_private_t *dev_priv, 
189                             drm_mga_buf_priv_t *buf_priv)
190 {
191         drm_mga_sarea_t *sarea_priv = dev_priv->sarea_priv;
192         unsigned int pipe = sarea_priv->WarpPipe;
193         float fParam = 12800.0f;
194         PRIMLOCALS;
195    
196         PRIMGETPTR(dev_priv);
197         PRIMOUTREG(MGAREG_WIADDR2, WIA_wmode_suspend);
198    
199         /* Establish vertex size.  
200          */
201         if (pipe & MGA_T2) {
202                 PRIMOUTREG(MGAREG_WVRTXSZ, 0x00001e09);
203                 PRIMOUTREG(MGAREG_WACCEPTSEQ, 0x1e000000);
204         } else {
205                 PRIMOUTREG(MGAREG_WVRTXSZ, 0x00001807);
206                 PRIMOUTREG(MGAREG_WACCEPTSEQ, 0x18000000);
207         }
208    
209         PRIMOUTREG(MGAREG_WFLAG, 0);
210         PRIMOUTREG(MGAREG_WFLAG1, 0);
211    
212         PRIMOUTREG(0x2d00 + 56*4, *((u32 *)(&fParam)));
213         PRIMOUTREG(MGAREG_DMAPAD, 0);
214         PRIMOUTREG(MGAREG_DMAPAD, 0);
215    
216         PRIMOUTREG(0x2d00 + 49*4, 0);  /* Tex stage 0 */
217         PRIMOUTREG(0x2d00 + 57*4, 0);  /* Tex stage 0 */
218         PRIMOUTREG(0x2d00 + 53*4, 0);  /* Tex stage 1 */
219         PRIMOUTREG(0x2d00 + 61*4, 0);  /* Tex stage 1 */
220    
221         PRIMOUTREG(0x2d00 + 54*4, 0x40); /* Tex stage 0 : w */
222         PRIMOUTREG(0x2d00 + 62*4, 0x40); /* Tex stage 0 : h */
223         PRIMOUTREG(0x2d00 + 52*4, 0x40); /* Tex stage 1 : w */
224         PRIMOUTREG(0x2d00 + 60*4, 0x40); /* Tex stage 1 : h */
225    
226         /* Dma pading required due to hw bug */
227         PRIMOUTREG(MGAREG_DMAPAD, 0xffffffff);
228         PRIMOUTREG(MGAREG_DMAPAD, 0xffffffff);
229         PRIMOUTREG(MGAREG_DMAPAD, 0xffffffff);
230         PRIMOUTREG(MGAREG_WIADDR2, (dev_priv->WarpIndex[pipe].phys_addr | 
231                                    WIA_wmode_start | WIA_wagp_agp));
232         PRIMADVANCE(dev_priv);
233 }
234
235 static void mgaG200EmitPipe( drm_mga_private_t *dev_priv,
236                              drm_mga_buf_priv_t *buf_priv )
237 {
238         drm_mga_sarea_t *sarea_priv = dev_priv->sarea_priv;
239         unsigned int pipe = sarea_priv->WarpPipe;
240         PRIMLOCALS;
241
242         PRIMGETPTR(dev_priv);
243         PRIMOUTREG(MGAREG_WIADDR, WIA_wmode_suspend);
244         PRIMOUTREG(MGAREG_WVRTXSZ, 7);
245         PRIMOUTREG(MGAREG_WFLAG, 0);
246         PRIMOUTREG(0x2d00 + 24*4, 0); /* tex w/h */
247    
248         PRIMOUTREG(0x2d00 + 25*4, 0x100);
249         PRIMOUTREG(0x2d00 + 34*4, 0); /* tex w/h */
250         PRIMOUTREG(0x2d00 + 42*4, 0xFFFF);
251         PRIMOUTREG(0x2d00 + 60*4, 0xFFFF);
252    
253         /* Dma pading required due to hw bug */
254         PRIMOUTREG(MGAREG_DMAPAD, 0xffffffff);
255         PRIMOUTREG(MGAREG_DMAPAD, 0xffffffff);
256         PRIMOUTREG(MGAREG_DMAPAD, 0xffffffff);
257         PRIMOUTREG(MGAREG_WIADDR, (dev_priv->WarpIndex[pipe].phys_addr | 
258                                   WIA_wmode_start | WIA_wagp_agp));
259
260         PRIMADVANCE(dev_priv);
261 }
262
263 void mgaEmitState( drm_mga_private_t *dev_priv, drm_mga_buf_priv_t *buf_priv )
264 {
265         unsigned int dirty = buf_priv->dirty;
266
267         if (dev_priv->chipset == MGA_CARD_TYPE_G400) {     
268                 if (dirty & MGASAREA_NEW_CONTEXT)
269                         mgaEmitContext( dev_priv, buf_priv );
270
271                 if (dirty & MGASAREA_NEW_TEX1)
272                         mgaG400EmitTex1( dev_priv, buf_priv );
273            
274                 if (dirty & MGASAREA_NEW_TEX0)
275                         mgaG400EmitTex0( dev_priv, buf_priv );
276
277                 if (dirty & MGASAREA_NEW_PIPE) 
278                         mgaG400EmitPipe( dev_priv, buf_priv );
279         } else {
280                 if (dirty & MGASAREA_NEW_CONTEXT)
281                         mgaEmitContext( dev_priv, buf_priv );
282
283                 if (dirty & MGASAREA_NEW_TEX0)
284                         mgaG200EmitTex( dev_priv, buf_priv );
285
286                 if (dirty & MGASAREA_NEW_PIPE) 
287                         mgaG200EmitPipe( dev_priv, buf_priv );
288         }         
289 }
290
291
292
293 /* Disallow all write destinations except the front and backbuffer.
294  */
295 static int mgaCopyContext(drm_mga_private_t *dev_priv, 
296                           drm_mga_buf_priv_t *buf_priv)
297 {
298         drm_mga_sarea_t *sarea_priv = dev_priv->sarea_priv;
299         unsigned int *regs = sarea_priv->ContextState;
300         
301         if (regs[MGA_CTXREG_DSTORG] != dev_priv->frontOrg &&
302             regs[MGA_CTXREG_DSTORG] != dev_priv->backOrg)
303                 return -1;
304
305         memcpy(buf_priv->ContextState, sarea_priv->ContextState,
306                sizeof(buf_priv->ContextState));
307         return 0;
308 }
309
310
311 /* Disallow texture reads from PCI space.
312  */
313 static int mgaCopyTex(drm_mga_private_t *dev_priv, 
314                       drm_mga_buf_priv_t *buf_priv,
315                       int unit)
316 {
317         drm_mga_sarea_t *sarea_priv = dev_priv->sarea_priv;
318
319         if ((sarea_priv->TexState[unit][MGA_TEXREG_ORG] & 0x3) == 0x1)
320                 return -1;
321
322         memcpy(buf_priv->TexState[unit], sarea_priv->TexState[unit],
323                sizeof(buf_priv->TexState[0]));
324
325         return 0;
326 }
327
328
329 int mgaCopyAndVerifyState( drm_mga_private_t *dev_priv, 
330                            drm_mga_buf_priv_t *buf_priv )
331 {
332         drm_mga_sarea_t *sarea_priv = dev_priv->sarea_priv;
333         unsigned int dirty = sarea_priv->dirty ;
334         int rv = 0;
335
336         buf_priv->dirty = sarea_priv->dirty;
337         buf_priv->WarpPipe = sarea_priv->WarpPipe;
338
339         if (dirty & MGASAREA_NEW_CONTEXT)
340                 rv |= mgaCopyContext( dev_priv, buf_priv );
341
342         if (dirty & MGASAREA_NEW_TEX0)
343                 rv |= mgaCopyTex( dev_priv, buf_priv, 0 );
344
345         if (dev_priv->chipset == MGA_CARD_TYPE_G400) 
346         {          
347                 if (dirty & MGASAREA_NEW_TEX1)
348                         rv |= mgaCopyTex( dev_priv, buf_priv, 1 );
349            
350                 if (dirty & MGASAREA_NEW_PIPE) 
351                         rv |= (buf_priv->WarpPipe > MGA_MAX_G400_PIPES); 
352         } 
353         else 
354         {
355                 if (dirty & MGASAREA_NEW_PIPE) 
356                         rv |= (buf_priv->WarpPipe > MGA_MAX_G200_PIPES); 
357         }         
358
359         return rv == 0;
360 }
361
362