initial commit
[freebsd-arm:freebsd-arm.git] / arm / at91 / if_ate.c
1 /*-
2  * Copyright (c) 2006 M. Warner Losh.  All rights reserved.
3  *
4  * Redistribution and use in source and binary forms, with or without
5  * modification, are permitted provided that the following conditions
6  * are met:
7  * 1. Redistributions of source code must retain the above copyright
8  *    notice, this list of conditions and the following disclaimer.
9  * 2. Redistributions in binary form must reproduce the above copyright
10  *    notice, this list of conditions and the following disclaimer in the
11  *    documentation and/or other materials provided with the distribution.
12  *
13  * THIS SOFTWARE IS PROVIDED BY AUTHOR AND CONTRIBUTORS ``AS IS'' AND
14  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
15  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
16  * ARE DISCLAIMED.  IN NO EVENT SHALL AUTHOR OR CONTRIBUTORS BE LIABLE
17  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
18  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
19  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
20  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
21  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
22  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
23  * SUCH DAMAGE.
24  */
25
26 /* TODO
27  *
28  * 1) Turn on the clock in pmc?  Turn off?
29  * 2) GPIO initializtion in board setup code.
30  */
31
32 #include <sys/cdefs.h>
33 __FBSDID("$FreeBSD$");
34
35 #include <sys/param.h>
36 #include <sys/systm.h>
37 #include <sys/bus.h>
38 #include <sys/kernel.h>
39 #include <sys/mbuf.h>
40 #include <sys/malloc.h>
41 #include <sys/module.h>
42 #include <sys/rman.h>
43 #include <sys/socket.h>
44 #include <sys/sockio.h>
45 #include <sys/sysctl.h>
46 #include <machine/bus.h>
47
48 #include <net/ethernet.h>
49 #include <net/if.h>
50 #include <net/if_arp.h>
51 #include <net/if_dl.h>
52 #include <net/if_media.h>
53 #include <net/if_mib.h>
54 #include <net/if_types.h>
55
56 #ifdef INET
57 #include <netinet/in.h>
58 #include <netinet/in_systm.h>
59 #include <netinet/in_var.h>
60 #include <netinet/ip.h>
61 #endif
62
63 #include <net/bpf.h>
64 #include <net/bpfdesc.h>
65
66 #include <dev/mii/mii.h>
67 #include <dev/mii/miivar.h>
68 #include <arm/at91/if_atereg.h>
69
70 #include "miibus_if.h"
71
72 #define ATE_MAX_TX_BUFFERS      2       /* We have ping-pong tx buffers */
73 #define ATE_MAX_RX_BUFFERS      64
74
75 /*
76  * Driver-specific flags.
77  */
78 #define ATE_FLAG_MULTICAST      0x01
79
80 struct ate_softc
81 {
82         struct ifnet    *ifp;           /* ifnet pointer */
83         struct mtx      sc_mtx;         /* Basically a perimeter lock */
84         device_t        dev;            /* Myself */
85         device_t        miibus;         /* My child miibus */
86         struct resource *irq_res;       /* IRQ resource */
87         struct resource *mem_res;       /* Memory resource */
88         struct callout  tick_ch;        /* Tick callout */
89         struct ifmib_iso_8802_3 mibdata; /* Stuff for network mgmt */
90         struct mbuf     *sent_mbuf[ATE_MAX_TX_BUFFERS]; /* Sent mbufs */
91         bus_dma_tag_t   mtag;           /* bus dma tag for mbufs */
92         bus_dma_tag_t   rxtag;
93         bus_dma_tag_t   rx_desc_tag;
94         bus_dmamap_t    rx_desc_map;
95         bus_dmamap_t    rx_map[ATE_MAX_RX_BUFFERS];
96         bus_dmamap_t    tx_map[ATE_MAX_TX_BUFFERS];
97         bus_addr_t      rx_desc_phys;
98         eth_rx_desc_t   *rx_descs;
99         void            *rx_buf[ATE_MAX_RX_BUFFERS]; /* RX buffer space */
100         void            *intrhand;      /* Interrupt handle */
101         int             flags;
102         int             if_flags;
103         int             rx_buf_ptr;
104         int             txcur;          /* Current TX map pointer */
105         int             use_rmii;
106 };
107
108 static inline uint32_t
109 RD4(struct ate_softc *sc, bus_size_t off)
110 {
111
112         return (bus_read_4(sc->mem_res, off));
113 }
114
115 static inline void
116 WR4(struct ate_softc *sc, bus_size_t off, uint32_t val)
117 {
118
119         bus_write_4(sc->mem_res, off, val);
120 }
121
122 static inline void
123 BARRIER(struct ate_softc *sc, bus_size_t off, bus_size_t len, int flags)
124 {
125
126         bus_barrier(sc->mem_res, off, len, flags);
127 }
128
129 #define ATE_LOCK(_sc)           mtx_lock(&(_sc)->sc_mtx)
130 #define ATE_UNLOCK(_sc)         mtx_unlock(&(_sc)->sc_mtx)
131 #define ATE_LOCK_INIT(_sc)                                      \
132         mtx_init(&_sc->sc_mtx, device_get_nameunit(_sc->dev),   \
133             MTX_NETWORK_LOCK, MTX_DEF)
134 #define ATE_LOCK_DESTROY(_sc)   mtx_destroy(&_sc->sc_mtx);
135 #define ATE_ASSERT_LOCKED(_sc)  mtx_assert(&_sc->sc_mtx, MA_OWNED);
136 #define ATE_ASSERT_UNLOCKED(_sc) mtx_assert(&_sc->sc_mtx, MA_NOTOWNED);
137
138 static devclass_t ate_devclass;
139
140 /*
141  * ifnet entry points.
142  */
143 static void     ateinit_locked(void *);
144 static void     atestart_locked(struct ifnet *);
145
146 static void     ateinit(void *);
147 static void     atestart(struct ifnet *);
148 static void     atestop(struct ate_softc *);
149 static int      ateioctl(struct ifnet * ifp, u_long, caddr_t);
150
151 /*
152  * Bus entry points.
153  */
154 static int      ate_probe(device_t dev);
155 static int      ate_attach(device_t dev);
156 static int      ate_detach(device_t dev);
157 static void     ate_intr(void *);
158
159 /*
160  * Helper routines.
161  */
162 static int      ate_activate(device_t dev);
163 static void     ate_deactivate(struct ate_softc *sc);
164 static int      ate_ifmedia_upd(struct ifnet *ifp);
165 static void     ate_ifmedia_sts(struct ifnet *ifp, struct ifmediareq *ifmr);
166 static int      ate_get_mac(struct ate_softc *sc, u_char *eaddr);
167 static void     ate_set_mac(struct ate_softc *sc, u_char *eaddr);
168 static void     ate_rxfilter(struct ate_softc *sc);
169
170 /*
171  * The AT91 family of products has the ethernet called EMAC.  However,
172  * it isn't self identifying.  It is anticipated that the parent bus
173  * code will take care to only add ate devices where they really are.  As
174  * such, we do nothing here to identify the device and just set its name.
175  */
176 static int
177 ate_probe(device_t dev)
178 {
179
180         device_set_desc(dev, "EMAC");
181         return (0);
182 }
183
184 static int
185 ate_attach(device_t dev)
186 {
187         struct ate_softc *sc;
188         struct ifnet *ifp = NULL;
189         struct sysctl_ctx_list *sctx;
190         struct sysctl_oid *soid;
191         u_char eaddr[ETHER_ADDR_LEN];
192         uint32_t rnd;
193         int rid, err;
194
195         sc = device_get_softc(dev);
196         sc->dev = dev;
197         ATE_LOCK_INIT(sc);
198         callout_init_mtx(&sc->tick_ch, &sc->sc_mtx, 0);
199         
200         /*
201          * Allocate resources.
202          */
203         rid = 0;
204         sc->mem_res = bus_alloc_resource_any(dev, SYS_RES_MEMORY, &rid,
205             RF_ACTIVE);
206         if (sc->mem_res == NULL) {
207                 device_printf(dev, "could not allocate memory resources.\n");
208                 err = ENOMEM;
209                 goto out;
210         }
211         rid = 0;
212         sc->irq_res = bus_alloc_resource_any(dev, SYS_RES_IRQ, &rid,
213             RF_ACTIVE);
214         if (sc->irq_res == NULL) {
215                 device_printf(dev, "could not allocate interrupt resources.\n");
216                 err = ENOMEM;
217                 goto out;
218         }
219
220         err = ate_activate(dev);
221         if (err)
222                 goto out;
223
224         sc->use_rmii = (RD4(sc, ETH_CFG) & ETH_CFG_RMII) == ETH_CFG_RMII;
225
226         printf("CFG:  %08x\n", RD4(sc, ETH_CFG));
227
228         printf("use RMII: %d %08x\n", sc->use_rmii, RD4(sc, ETH_USRIO));
229
230         /* Sysctls */
231         sctx = device_get_sysctl_ctx(dev);
232         soid = device_get_sysctl_tree(dev);
233         SYSCTL_ADD_UINT(sctx, SYSCTL_CHILDREN(soid), OID_AUTO, "rmii",
234             CTLFLAG_RD, &sc->use_rmii, 0, "rmii in use");
235
236         /* Calling atestop before ifp is set is OK. */
237         ATE_LOCK(sc);
238         atestop(sc);
239         ATE_UNLOCK(sc);
240
241         if ((err = ate_get_mac(sc, eaddr)) != 0) {
242                 /*
243                  * No MAC address configured. Generate the random one.
244                  */
245                 if  (bootverbose)
246                         device_printf(dev,
247                             "Generating random ethernet address.\n");
248                 rnd = arc4random();
249
250                 /*
251                  * Set OUI to convenient locally assigned address.  'b'
252                  * is 0x62, which has the locally assigned bit set, and
253                  * the broadcast/multicast bit clear.
254                  */
255                 eaddr[0] = 'b';
256                 eaddr[1] = 's';
257                 eaddr[2] = 'd';
258                 eaddr[3] = (rnd >> 16) & 0xff;
259                 eaddr[4] = (rnd >> 8) & 0xff;
260                 eaddr[5] = rnd & 0xff;
261         }
262
263         printf("CFG:  %08x\n", RD4(sc, ETH_CFG));
264         sc->ifp = ifp = if_alloc(IFT_ETHER);
265         if (mii_phy_probe(dev, &sc->miibus, ate_ifmedia_upd, ate_ifmedia_sts)) {
266                 device_printf(dev, "Cannot find my PHY.\n");
267                 err = ENXIO;
268                 goto out;
269         }
270
271         printf("done probing mii\n");
272
273         ifp->if_softc = sc;
274         if_initname(ifp, device_get_name(dev), device_get_unit(dev));
275         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
276         ifp->if_capabilities |= IFCAP_VLAN_MTU;
277         ifp->if_capenable |= IFCAP_VLAN_MTU;    /* The hw bits already set. */
278         ifp->if_start = atestart;
279         ifp->if_ioctl = ateioctl;
280         ifp->if_init = ateinit;
281         ifp->if_baudrate = 10000000;
282         IFQ_SET_MAXLEN(&ifp->if_snd, IFQ_MAXLEN);
283         ifp->if_snd.ifq_drv_maxlen = IFQ_MAXLEN;
284         IFQ_SET_READY(&ifp->if_snd);
285         ifp->if_linkmib = &sc->mibdata;
286         ifp->if_linkmiblen = sizeof(sc->mibdata);
287         sc->mibdata.dot3Compliance = DOT3COMPLIANCE_COLLS;
288         sc->if_flags = ifp->if_flags;
289
290         ether_ifattach(ifp, eaddr);
291
292         /*
293          * Activate the interrupt.
294          */
295         err = bus_setup_intr(dev, sc->irq_res, INTR_TYPE_NET | INTR_MPSAFE,
296             NULL, ate_intr, sc, &sc->intrhand);
297         if (err) {
298                 device_printf(dev, "could not establish interrupt handler.\n");
299                 ether_ifdetach(ifp);
300                 goto out;
301         }
302         printf("done attach\n");
303
304 out:
305         if (err)
306                 ate_detach(dev);
307         return (err);
308 }
309
310 static int
311 ate_detach(device_t dev)
312 {
313         struct ate_softc *sc;
314         struct ifnet *ifp;
315
316         sc = device_get_softc(dev);
317         KASSERT(sc != NULL, ("[ate: %d]: sc is NULL", __LINE__));
318         ifp = sc->ifp;
319         if (device_is_attached(dev)) {
320                 ether_ifdetach(ifp);
321                 ATE_LOCK(sc);
322                 atestop(sc);
323                 ATE_UNLOCK(sc);
324                 callout_drain(&sc->tick_ch);
325         }
326         if (sc->miibus != NULL) {
327                 device_delete_child(dev, sc->miibus);
328                 sc->miibus = NULL;
329         }
330         bus_generic_detach(sc->dev);
331         ate_deactivate(sc);
332         if (sc->intrhand != NULL) {
333                 bus_teardown_intr(dev, sc->irq_res, sc->intrhand);
334                 sc->intrhand = NULL;
335         }
336         if (ifp != NULL) {
337                 if_free(ifp);
338                 sc->ifp = NULL;
339         }
340         if (sc->mem_res != NULL) {
341                 bus_release_resource(dev, SYS_RES_IOPORT,
342                     rman_get_rid(sc->mem_res), sc->mem_res);
343                 sc->mem_res = NULL;
344         }
345         if (sc->irq_res != NULL) {
346                 bus_release_resource(dev, SYS_RES_IRQ,
347                     rman_get_rid(sc->irq_res), sc->irq_res);
348                 sc->irq_res = NULL;
349         }
350         ATE_LOCK_DESTROY(sc);
351         return (0);
352 }
353
354 static void
355 ate_getaddr(void *arg, bus_dma_segment_t *segs, int nsegs, int error)
356 {
357         struct ate_softc *sc;
358
359         if (error != 0)
360                 return;
361         sc = (struct ate_softc *)arg;
362         sc->rx_desc_phys = segs[0].ds_addr;
363 }
364
365 static void
366 ate_load_rx_buf(void *arg, bus_dma_segment_t *segs, int nsegs, int error)
367 {
368         struct ate_softc *sc;
369         int i;
370
371         if (error != 0)
372                 return;
373         sc = (struct ate_softc *)arg;
374         i = sc->rx_buf_ptr;
375
376         /*
377          * For the last buffer, set the wrap bit so the controller
378          * restarts from the first descriptor.
379          */
380         bus_dmamap_sync(sc->rx_desc_tag, sc->rx_desc_map, BUS_DMASYNC_PREWRITE);
381         if (i == ATE_MAX_RX_BUFFERS - 1)
382                 sc->rx_descs[i].addr = segs[0].ds_addr | ETH_WRAP_BIT;
383         else
384                 sc->rx_descs[i].addr = segs[0].ds_addr;
385         bus_dmamap_sync(sc->rx_desc_tag, sc->rx_desc_map, BUS_DMASYNC_POSTWRITE);
386         sc->rx_descs[i].status = 0;
387         /* Flush the memory in the mbuf */
388         bus_dmamap_sync(sc->rxtag, sc->rx_map[i], BUS_DMASYNC_PREREAD);
389 }
390
391 /*
392  * Compute the multicast filter for this device using the standard
393  * algorithm.  I wonder why this isn't in ether somewhere as a lot
394  * of different MAC chips use this method (or the reverse the bits)
395  * method.
396  */
397 static int
398 ate_setmcast(struct ate_softc *sc)
399 {
400         uint32_t index;
401         uint32_t mcaf[2];
402         u_char *af = (u_char *) mcaf;
403         struct ifmultiaddr *ifma;
404         struct ifnet *ifp;
405
406         ifp = sc->ifp;
407
408         if ((ifp->if_flags & IFF_PROMISC) != 0)
409                 return (0);
410         if ((ifp->if_flags & IFF_ALLMULTI) != 0) {
411                 WR4(sc, ETH_HSL, 0xffffffff);
412                 WR4(sc, ETH_HSH, 0xffffffff);
413                 return (1);
414         }
415
416         /*
417          * Compute the multicast hash.
418          */
419         mcaf[0] = 0;
420         mcaf[1] = 0;
421         if_maddr_rlock(ifp);
422         TAILQ_FOREACH(ifma, &ifp->if_multiaddrs, ifma_link) {
423                 if (ifma->ifma_addr->sa_family != AF_LINK)
424                         continue;
425                 index = ether_crc32_be(LLADDR((struct sockaddr_dl *)
426                     ifma->ifma_addr), ETHER_ADDR_LEN) >> 26;
427                 af[index >> 3] |= 1 << (index & 7);
428         }
429         if_maddr_runlock(ifp);
430
431         /*
432          * Write the hash to the hash register.  This card can also
433          * accept unicast packets as well as multicast packets using this
434          * register for easier bridging operations, but we don't take
435          * advantage of that.  Locks here are to avoid LOR with the
436          * if_maddr_rlock, but might not be strictly necessary.
437          */
438         WR4(sc, ETH_HSL, mcaf[0]);
439         WR4(sc, ETH_HSH, mcaf[1]);
440         return (mcaf[0] || mcaf[1]);
441 }
442
443 static int
444 ate_activate(device_t dev)
445 {
446         struct ate_softc *sc;
447         int err, i;
448
449         sc = device_get_softc(dev);
450
451         /*
452          * Allocate DMA tags and maps.
453          */
454         err = bus_dma_tag_create(bus_get_dma_tag(dev), 1, 0,
455             BUS_SPACE_MAXADDR_32BIT, BUS_SPACE_MAXADDR, NULL, NULL, MCLBYTES,
456             1, MCLBYTES, 0, busdma_lock_mutex, &sc->sc_mtx, &sc->mtag);
457         if (err != 0)
458                 goto errout;
459         for (i = 0; i < ATE_MAX_TX_BUFFERS; i++) {
460                 err = bus_dmamap_create(sc->mtag, 0, &sc->tx_map[i]);
461                 if (err != 0)
462                         goto errout;
463         }
464
465         /*
466          * Allocate DMA tags and maps for RX.
467          */
468         err = bus_dma_tag_create(bus_get_dma_tag(dev), 1, 0,
469             BUS_SPACE_MAXADDR_32BIT, BUS_SPACE_MAXADDR, NULL, NULL, MCLBYTES,
470             1, MCLBYTES, 0, busdma_lock_mutex, &sc->sc_mtx, &sc->rxtag);
471         if (err != 0)
472                 goto errout;
473
474         /*
475          * DMA tag and map for the RX descriptors.
476          */
477         err = bus_dma_tag_create(bus_get_dma_tag(dev), sizeof(eth_rx_desc_t),
478             0, BUS_SPACE_MAXADDR_32BIT, BUS_SPACE_MAXADDR, NULL, NULL,
479             ATE_MAX_RX_BUFFERS * sizeof(eth_rx_desc_t), 1,
480             ATE_MAX_RX_BUFFERS * sizeof(eth_rx_desc_t), 0, busdma_lock_mutex,
481             &sc->sc_mtx, &sc->rx_desc_tag);
482         if (err != 0)
483                 goto errout;
484         if (bus_dmamem_alloc(sc->rx_desc_tag, (void **)&sc->rx_descs,
485             BUS_DMA_NOWAIT | BUS_DMA_COHERENT, &sc->rx_desc_map) != 0)
486                 goto errout;
487         if (bus_dmamap_load(sc->rx_desc_tag, sc->rx_desc_map,
488             sc->rx_descs, ATE_MAX_RX_BUFFERS * sizeof(eth_rx_desc_t),
489             ate_getaddr, sc, 0) != 0)
490                 goto errout;
491
492         /*
493          * Allocate our RX buffers.  This chip has a RX structure that's filled
494          * in.
495          */
496         for (i = 0; i < ATE_MAX_RX_BUFFERS; i++) {
497                 sc->rx_buf_ptr = i;
498                 if (bus_dmamem_alloc(sc->rxtag, (void **)&sc->rx_buf[i],
499                       BUS_DMA_NOWAIT, &sc->rx_map[i]) != 0)
500                         goto errout;
501                 if (bus_dmamap_load(sc->rxtag, sc->rx_map[i], sc->rx_buf[i],
502                     MCLBYTES, ate_load_rx_buf, sc, 0) != 0)
503                         goto errout;
504         }
505         sc->rx_buf_ptr = 0;
506         /* Flush the memory for the EMAC rx descriptor. */
507         bus_dmamap_sync(sc->rx_desc_tag, sc->rx_desc_map, BUS_DMASYNC_PREWRITE);
508         /* Write the descriptor queue address. */
509         WR4(sc, ETH_RBQP, sc->rx_desc_phys);
510         return (0);
511
512 errout:
513         return (ENOMEM);
514 }
515
516 static void
517 ate_deactivate(struct ate_softc *sc)
518 {
519         int i;
520
521         KASSERT(sc != NULL, ("[ate, %d]: sc is NULL!", __LINE__));
522         if (sc->mtag != NULL) {
523                 for (i = 0; i < ATE_MAX_TX_BUFFERS; i++) {
524                         if (sc->sent_mbuf[i] != NULL) {
525                                 bus_dmamap_sync(sc->mtag, sc->tx_map[i],
526                                     BUS_DMASYNC_POSTWRITE);
527                                 bus_dmamap_unload(sc->mtag, sc->tx_map[i]);
528                                 m_freem(sc->sent_mbuf[i]);
529                         }
530                         bus_dmamap_destroy(sc->mtag, sc->tx_map[i]);
531                         sc->sent_mbuf[i] = NULL;
532                         sc->tx_map[i] = NULL;
533                 }
534                 bus_dma_tag_destroy(sc->mtag);
535         }
536         if (sc->rx_desc_tag != NULL) {
537                 if (sc->rx_descs != NULL) {
538                         if (sc->rx_desc_phys != 0) {
539                                 bus_dmamap_sync(sc->rx_desc_tag,
540                                     sc->rx_desc_map, BUS_DMASYNC_POSTREAD);
541                                 bus_dmamap_unload(sc->rx_desc_tag,
542                                     sc->rx_desc_map);
543                                 sc->rx_desc_phys = 0;
544                         }
545                 }
546         }
547         if (sc->rxtag != NULL) {
548                 for (i = 0; i < ATE_MAX_RX_BUFFERS; i++) {
549                         if (sc->rx_buf[i] != NULL) {
550                                 if (sc->rx_descs[i].addr != 0) {
551                                         bus_dmamap_sync(sc->rxtag,
552                                             sc->rx_map[i],
553                                             BUS_DMASYNC_POSTREAD);
554                                         bus_dmamap_unload(sc->rxtag,
555                                             sc->rx_map[i]);
556                                         sc->rx_descs[i].addr = 0;
557                                 }
558                                 bus_dmamem_free(sc->rxtag, sc->rx_buf[i],
559                                     sc->rx_map[i]);
560                                 sc->rx_buf[i] = NULL;
561                                 sc->rx_map[i] = NULL;
562                         }
563                 }
564                 bus_dma_tag_destroy(sc->rxtag);
565         }
566         if (sc->rx_desc_tag != NULL) {
567                 if (sc->rx_descs != NULL)
568                         bus_dmamem_free(sc->rx_desc_tag, sc->rx_descs,
569                             sc->rx_desc_map);
570                 bus_dma_tag_destroy(sc->rx_desc_tag);
571                 sc->rx_descs = NULL;
572                 sc->rx_desc_tag = NULL;
573         }
574 }
575
576 /*
577  * Change media according to request.
578  */
579 static int
580 ate_ifmedia_upd(struct ifnet *ifp)
581 {
582         struct ate_softc *sc = ifp->if_softc;
583         struct mii_data *mii;
584
585         mii = device_get_softc(sc->miibus);
586         ATE_LOCK(sc);
587         mii_mediachg(mii);
588         ATE_UNLOCK(sc);
589         return (0);
590 }
591
592 /*
593  * Notify the world which media we're using.
594  */
595 static void
596 ate_ifmedia_sts(struct ifnet *ifp, struct ifmediareq *ifmr)
597 {
598         struct ate_softc *sc = ifp->if_softc;
599         struct mii_data *mii;
600
601         mii = device_get_softc(sc->miibus);
602         ATE_LOCK(sc);
603         mii_pollstat(mii);
604         ifmr->ifm_active = mii->mii_media_active;
605         ifmr->ifm_status = mii->mii_media_status;
606         ATE_UNLOCK(sc);
607 }
608
609 static void
610 ate_stat_update(struct ate_softc *sc, int active)
611 {
612         uint32_t reg;
613
614         /*
615          * The speed and full/half-duplex state needs to be reflected
616          * in the ETH_CFG register.
617          */
618         reg = RD4(sc, ETH_CFG);
619         reg &= ~(ETH_CFG_SPD | ETH_CFG_FD);
620         if (IFM_SUBTYPE(active) != IFM_10_T)
621                 reg |= ETH_CFG_SPD;
622         if (active & IFM_FDX)
623                 reg |= ETH_CFG_FD;
624         WR4(sc, ETH_CFG, reg);
625 }
626
627 static void
628 ate_tick(void *xsc)
629 {
630         struct ate_softc *sc = xsc;
631         struct ifnet *ifp = sc->ifp;
632         struct mii_data *mii;
633         int active;
634         uint32_t c;
635
636         /*
637          * The KB920x boot loader tests ETH_SR & ETH_SR_LINK and will ask
638          * the MII if there's a link if this bit is clear.  Not sure if we
639          * should do the same thing here or not.
640          */
641         ATE_ASSERT_LOCKED(sc);
642         if (sc->miibus != NULL) {
643                 mii = device_get_softc(sc->miibus);
644                 active = mii->mii_media_active;
645                 mii_tick(mii);
646                 if (mii->mii_media_status & IFM_ACTIVE &&
647                      active != mii->mii_media_active)
648                         ate_stat_update(sc, mii->mii_media_active);
649         }
650
651         /*
652          * Update the stats as best we can.  When we're done, clear
653          * the status counters and start over.  We're supposed to read these
654          * registers often enough that they won't overflow.  Hopefully
655          * once a second is often enough.  Some don't map well to
656          * the dot3Stats mib, so for those we just count them as general
657          * errors.  Stats for iframes, ibutes, oframes and obytes are
658          * collected elsewhere.  These registers zero on a read to prevent
659          * races.  For all the collision stats, also update the collision
660          * stats for the interface.
661          */
662         sc->mibdata.dot3StatsAlignmentErrors += RD4(sc, ETH_ALE);
663         sc->mibdata.dot3StatsFCSErrors += RD4(sc, ETH_SEQE);
664         c = RD4(sc, ETH_SCOL);
665         ifp->if_collisions += c;
666         sc->mibdata.dot3StatsSingleCollisionFrames += c;
667         c = RD4(sc, ETH_MCOL);
668         sc->mibdata.dot3StatsMultipleCollisionFrames += c;
669         ifp->if_collisions += c;
670         sc->mibdata.dot3StatsSQETestErrors += RD4(sc, ETH_SQEE);
671         sc->mibdata.dot3StatsDeferredTransmissions += RD4(sc, ETH_DTE);
672         c = RD4(sc, ETH_LCOL);
673         sc->mibdata.dot3StatsLateCollisions += c;
674         ifp->if_collisions += c;
675         c = RD4(sc, ETH_ECOL);
676         sc->mibdata.dot3StatsExcessiveCollisions += c;
677         ifp->if_collisions += c;
678         sc->mibdata.dot3StatsCarrierSenseErrors += RD4(sc, ETH_CSE);
679         sc->mibdata.dot3StatsFrameTooLongs += RD4(sc, ETH_ELR);
680         sc->mibdata.dot3StatsInternalMacReceiveErrors += RD4(sc, ETH_DRFC);
681
682         /*
683          * Not sure where to lump these, so count them against the errors
684          * for the interface.
685          */
686         sc->ifp->if_oerrors += RD4(sc, ETH_TUE);
687         sc->ifp->if_ierrors += RD4(sc, ETH_CDE) + RD4(sc, ETH_RJB) +
688             RD4(sc, ETH_USF);
689
690         /*
691          * Schedule another timeout one second from now.
692          */
693         callout_reset(&sc->tick_ch, hz, ate_tick, sc);
694 }
695
696 static void
697 ate_set_mac(struct ate_softc *sc, u_char *eaddr)
698 {
699
700         WR4(sc, ETH_SA1L, (eaddr[3] << 24) | (eaddr[2] << 16) |
701             (eaddr[1] << 8) | eaddr[0]);
702         WR4(sc, ETH_SA1H, (eaddr[5] << 8) | (eaddr[4]));
703 }
704
705 static int
706 ate_get_mac(struct ate_softc *sc, u_char *eaddr)
707 {
708         bus_size_t sa_low_reg[] = { ETH_SA1L, ETH_SA2L, ETH_SA3L, ETH_SA4L };
709         bus_size_t sa_high_reg[] = { ETH_SA1H, ETH_SA2H, ETH_SA3H, ETH_SA4H };
710         uint32_t low, high;
711         int i;
712
713         /*
714          * The boot loader setup the MAC with an address, if one is set in
715          * the loader. Grab one MAC address from the SA[1-4][HL] registers.
716          */
717         for (i = 0; i < 4; i++) {
718                 low = RD4(sc, sa_low_reg[i]);
719                 high = RD4(sc, sa_high_reg[i]);
720                 if ((low | (high & 0xffff)) != 0) {
721                         eaddr[0] = low & 0xff;
722                         eaddr[1] = (low >> 8) & 0xff;
723                         eaddr[2] = (low >> 16) & 0xff;
724                         eaddr[3] = (low >> 24) & 0xff;
725                         eaddr[4] = high & 0xff;
726                         eaddr[5] = (high >> 8) & 0xff;
727                         return (0);
728                 }
729         }
730         return (ENXIO);
731 }
732
733 static void
734 ate_intr(void *xsc)
735 {
736         struct ate_softc *sc = xsc;
737         struct ifnet *ifp = sc->ifp;
738         struct mbuf *mb;
739         void *bp;
740         uint32_t status, reg, rx_stat;
741         int i;
742
743         status = RD4(sc, ETH_ISR);
744         if (status == 0)
745                 return;
746         if (status & ETH_ISR_RCOM) {
747                 bus_dmamap_sync(sc->rx_desc_tag, sc->rx_desc_map,
748                     BUS_DMASYNC_POSTREAD);
749                 while (sc->rx_descs[sc->rx_buf_ptr].addr & ETH_CPU_OWNER) {
750                         i = sc->rx_buf_ptr;
751                         sc->rx_buf_ptr = (i + 1) % ATE_MAX_RX_BUFFERS;
752                         bp = sc->rx_buf[i];
753                         rx_stat = sc->rx_descs[i].status;
754                         if ((rx_stat & ETH_LEN_MASK) == 0) {
755                                 if (bootverbose)
756                                         device_printf(sc->dev, "ignoring bogus zero-length packet\n");
757                                 bus_dmamap_sync(sc->rx_desc_tag, sc->rx_desc_map,
758                                     BUS_DMASYNC_PREWRITE);
759                                 sc->rx_descs[i].addr &= ~ETH_CPU_OWNER;
760                                 bus_dmamap_sync(sc->rx_desc_tag, sc->rx_desc_map,
761                                     BUS_DMASYNC_POSTWRITE);
762                                 continue;
763                         }
764                         /* Flush memory for mbuf so we don't get stale bytes */
765                         bus_dmamap_sync(sc->rxtag, sc->rx_map[i],
766                             BUS_DMASYNC_POSTREAD);
767                         WR4(sc, ETH_RSR, RD4(sc, ETH_RSR));
768
769                         /*
770                          * The length returned by the device includes the
771                          * ethernet CRC calculation for the packet, but
772                          * ifnet drivers are supposed to discard it.
773                          */
774                         mb = m_devget(sc->rx_buf[i],
775                             (rx_stat & ETH_LEN_MASK) - ETHER_CRC_LEN,
776                             ETHER_ALIGN, ifp, NULL);
777                         bus_dmamap_sync(sc->rx_desc_tag, sc->rx_desc_map,
778                             BUS_DMASYNC_PREWRITE);
779                         sc->rx_descs[i].addr &= ~ETH_CPU_OWNER;
780                         bus_dmamap_sync(sc->rx_desc_tag, sc->rx_desc_map,
781                             BUS_DMASYNC_POSTWRITE);
782                         bus_dmamap_sync(sc->rxtag, sc->rx_map[i],
783                             BUS_DMASYNC_PREREAD);
784                         if (mb != NULL) {
785                                 ifp->if_ipackets++;
786                                 (*ifp->if_input)(ifp, mb);
787                         }
788                         
789                 }
790         }
791         if (status & ETH_ISR_TCOM) {
792                 ATE_LOCK(sc);
793                 /* XXX TSR register should be cleared */
794                 if (sc->sent_mbuf[0]) {
795                         bus_dmamap_sync(sc->mtag, sc->tx_map[0],
796                             BUS_DMASYNC_POSTWRITE);
797                         bus_dmamap_unload(sc->mtag, sc->tx_map[0]);
798                         m_freem(sc->sent_mbuf[0]);
799                         ifp->if_opackets++;
800                         sc->sent_mbuf[0] = NULL;
801                 }
802                 if (sc->sent_mbuf[1]) {
803                         if (RD4(sc, ETH_TSR) & ETH_TSR_IDLE) {
804                                 bus_dmamap_sync(sc->mtag, sc->tx_map[1],
805                                     BUS_DMASYNC_POSTWRITE);
806                                 bus_dmamap_unload(sc->mtag, sc->tx_map[1]);
807                                 m_freem(sc->sent_mbuf[1]);
808                                 ifp->if_opackets++;
809                                 sc->txcur = 0;
810                                 sc->sent_mbuf[0] = sc->sent_mbuf[1] = NULL;
811                         } else {
812                                 sc->sent_mbuf[0] = sc->sent_mbuf[1];
813                                 sc->sent_mbuf[1] = NULL;
814                                 sc->txcur = 1;
815                         }
816                 } else {
817                         sc->sent_mbuf[0] = NULL;
818                         sc->txcur = 0;
819                 }
820                 /*
821                  * We're no longer busy, so clear the busy flag and call the
822                  * start routine to xmit more packets.
823                  */
824                 sc->ifp->if_drv_flags &= ~IFF_DRV_OACTIVE;
825                 atestart_locked(sc->ifp);
826                 ATE_UNLOCK(sc);
827         }
828         if (status & ETH_ISR_RBNA) {
829                 /* Workaround Errata #11 */
830                 if (bootverbose)
831                         device_printf(sc->dev, "RBNA workaround\n");
832                 reg = RD4(sc, ETH_CTL);
833                 WR4(sc, ETH_CTL, reg & ~ETH_CTL_RE);
834                 BARRIER(sc, ETH_CTL, 4, BUS_SPACE_BARRIER_WRITE);
835                 WR4(sc, ETH_CTL, reg | ETH_CTL_RE);
836         }
837 }
838
839 /*
840  * Reset and initialize the chip.
841  */
842 static void
843 ateinit_locked(void *xsc)
844 {
845         struct ate_softc *sc = xsc;
846         struct ifnet *ifp = sc->ifp;
847         struct mii_data *mii;
848         uint8_t eaddr[ETHER_ADDR_LEN];
849         uint32_t reg;
850
851         ATE_ASSERT_LOCKED(sc);
852
853         /*
854          * XXX TODO(3)
855          * we need to turn on the EMAC clock in the pmc.  With the
856          * default boot loader, this is already turned on.  However, we
857          * need to think about how best to turn it on/off as the interface
858          * is brought up/down, as well as dealing with the mii bus...
859          *
860          * We also need to multiplex the pins correctly.
861          */
862
863         /*
864          * There are two different ways that the mii bus is connected
865          * to this chip.  Select the right one based on a compile-time
866          * option.
867          */
868         reg = RD4(sc, ETH_CFG);
869         if (sc->use_rmii)
870                 reg |= ETH_CFG_RMII;
871         else
872                 reg &= ~ETH_CFG_RMII;
873         WR4(sc, ETH_CFG, reg);
874
875         ate_rxfilter(sc);
876
877         /*
878          * Set the chip MAC address.
879          */
880         bcopy(IF_LLADDR(ifp), eaddr, ETHER_ADDR_LEN);
881         ate_set_mac(sc, eaddr);
882
883         /*
884          * Turn on MACs and interrupt processing.
885          */
886         WR4(sc, ETH_CTL, RD4(sc, ETH_CTL) | ETH_CTL_TE | ETH_CTL_RE);
887         WR4(sc, ETH_IER, ETH_ISR_RCOM | ETH_ISR_TCOM | ETH_ISR_RBNA);
888
889         /* Enable big packets. */
890         WR4(sc, ETH_CFG, RD4(sc, ETH_CFG) | ETH_CFG_BIG);
891
892         /*
893          * Set 'running' flag, and clear output active flag
894          * and attempt to start the output.
895          */
896         ifp->if_drv_flags |= IFF_DRV_RUNNING;
897         ifp->if_drv_flags &= ~IFF_DRV_OACTIVE;
898
899         mii = device_get_softc(sc->miibus);
900         mii_pollstat(mii);
901         ate_stat_update(sc, mii->mii_media_active);
902         atestart_locked(ifp);
903
904         callout_reset(&sc->tick_ch, hz, ate_tick, sc);
905 }
906
907 /*
908  * Dequeue packets and transmit.
909  */
910 static void
911 atestart_locked(struct ifnet *ifp)
912 {
913         struct ate_softc *sc = ifp->if_softc;
914         struct mbuf *m, *mdefrag;
915         bus_dma_segment_t segs[1];
916         int nseg, e;
917
918         ATE_ASSERT_LOCKED(sc);
919         if (ifp->if_drv_flags & IFF_DRV_OACTIVE)
920                 return;
921
922         while (sc->txcur < ATE_MAX_TX_BUFFERS) {
923                 /*
924                  * Check to see if there's room to put another packet into the
925                  * xmit queue.  The EMAC chip has a ping-pong buffer for xmit
926                  * packets.  We use OACTIVE to indicate "we can stuff more into
927                  * our buffers (clear) or not (set)."
928                  */
929                 if (!(RD4(sc, ETH_TSR) & ETH_TSR_BNQ)) {
930                         ifp->if_drv_flags |= IFF_DRV_OACTIVE;
931                         return;
932                 }
933                 IFQ_DRV_DEQUEUE(&ifp->if_snd, m);
934                 if (m == 0) {
935                         ifp->if_drv_flags &= ~IFF_DRV_OACTIVE;
936                         return;
937                 }
938                 e = bus_dmamap_load_mbuf_sg(sc->mtag, sc->tx_map[sc->txcur], m,
939                     segs, &nseg, 0);
940                 if (e == EFBIG) {
941                         mdefrag = m_defrag(m, M_DONTWAIT);
942                         if (mdefrag == NULL) {
943                                 IFQ_DRV_PREPEND(&ifp->if_snd, m);
944                                 return;
945                         }
946                         m = mdefrag;
947                         e = bus_dmamap_load_mbuf_sg(sc->mtag,
948                             sc->tx_map[sc->txcur], m, segs, &nseg, 0);
949                 }
950                 if (e != 0) {
951                         m_freem(m);
952                         continue;
953                 }
954                 bus_dmamap_sync(sc->mtag, sc->tx_map[sc->txcur],
955                     BUS_DMASYNC_PREWRITE);
956
957                 /*
958                  * Tell the hardware to xmit the packet.
959                  */
960                 WR4(sc, ETH_TAR, segs[0].ds_addr);
961                 BARRIER(sc, ETH_TAR, 8, BUS_SPACE_BARRIER_WRITE);
962                 WR4(sc, ETH_TCR, segs[0].ds_len);
963         
964                 /*
965                  * Tap off here if there is a bpf listener.
966                  */
967                 BPF_MTAP(ifp, m);
968
969                 sc->sent_mbuf[sc->txcur] = m;
970                 sc->txcur++;
971         }
972 }
973
974 static void
975 ateinit(void *xsc)
976 {
977         struct ate_softc *sc = xsc;
978
979         ATE_LOCK(sc);
980         ateinit_locked(sc);
981         ATE_UNLOCK(sc);
982 }
983
984 static void
985 atestart(struct ifnet *ifp)
986 {
987         struct ate_softc *sc = ifp->if_softc;
988
989         ATE_LOCK(sc);
990         atestart_locked(ifp);
991         ATE_UNLOCK(sc);
992 }
993
994 /*
995  * Turn off interrupts, and stop the NIC.  Can be called with sc->ifp NULL,
996  * so be careful.
997  */
998 static void
999 atestop(struct ate_softc *sc)
1000 {
1001         struct ifnet *ifp;
1002         int i;
1003
1004         ATE_ASSERT_LOCKED(sc);
1005         ifp = sc->ifp;
1006         if (ifp) {
1007                 ifp->if_drv_flags &= ~(IFF_DRV_RUNNING | IFF_DRV_OACTIVE);
1008         }
1009
1010         callout_stop(&sc->tick_ch);
1011
1012         /*
1013          * Enable some parts of the MAC that are needed always (like the
1014          * MII bus.  This turns off the RE and TE bits, which will remain
1015          * off until ateinit() is called to turn them on.  With RE and TE
1016          * turned off, there's no DMA to worry about after this write.
1017          */
1018         WR4(sc, ETH_CTL, ETH_CTL_MPE);
1019
1020         /*
1021          * Turn off all the configured options and revert to defaults.
1022          */
1023         //WR4(sc, ETH_CFG, ETH_CFG_CLK_32);
1024
1025         WR4(sc, ETH_CFG, ETH_CFG_CLK_64);
1026
1027         /*
1028          * Turn off all the interrupts, and ack any pending ones by reading
1029          * the ISR.
1030          */
1031         WR4(sc, ETH_IDR, 0xffffffff);
1032         RD4(sc, ETH_ISR);
1033
1034         /*
1035          * Clear out the Transmit and Receiver Status registers of any
1036          * errors they may be reporting
1037          */
1038         WR4(sc, ETH_TSR, 0xffffffff);
1039         WR4(sc, ETH_RSR, 0xffffffff);
1040
1041         /*
1042          * Release TX resources.
1043          */
1044         for (i = 0; i < ATE_MAX_TX_BUFFERS; i++) {
1045                 if (sc->sent_mbuf[i] != NULL) {
1046                         bus_dmamap_sync(sc->mtag, sc->tx_map[i],
1047                             BUS_DMASYNC_POSTWRITE);
1048                         bus_dmamap_unload(sc->mtag, sc->tx_map[i]);
1049                         m_freem(sc->sent_mbuf[i]);
1050                         sc->sent_mbuf[i] = NULL;
1051                 }
1052         }
1053
1054         /*
1055          * XXX we should power down the EMAC if it isn't in use, after
1056          * putting it into loopback mode.  This saves about 400uA according
1057          * to the datasheet.
1058          */
1059 }
1060
1061 static void
1062 ate_rxfilter(struct ate_softc *sc)
1063 {
1064         struct ifnet *ifp;
1065         uint32_t reg;
1066         int enabled;
1067
1068         KASSERT(sc != NULL, ("[ate, %d]: sc is NULL!", __LINE__));
1069         ATE_ASSERT_LOCKED(sc);
1070         ifp = sc->ifp;
1071
1072         /*
1073          * Wipe out old filter settings.
1074          */
1075         reg = RD4(sc, ETH_CFG);
1076         reg &= ~(ETH_CFG_CAF | ETH_CFG_MTI | ETH_CFG_UNI);
1077         reg |= ETH_CFG_NBC;
1078         sc->flags &= ~ATE_FLAG_MULTICAST;
1079
1080         /*
1081          * Set new parameters.
1082          */
1083         if ((ifp->if_flags & IFF_BROADCAST) != 0)
1084                 reg &= ~ETH_CFG_NBC;
1085         if ((ifp->if_flags & IFF_PROMISC) != 0) {
1086                 reg |= ETH_CFG_CAF;
1087         } else {
1088                 enabled = ate_setmcast(sc);
1089                 if (enabled != 0) {
1090                         reg |= ETH_CFG_MTI;
1091                         sc->flags |= ATE_FLAG_MULTICAST;
1092                 }
1093         }
1094         WR4(sc, ETH_CFG, reg);
1095 }
1096
1097 static int
1098 ateioctl(struct ifnet *ifp, u_long cmd, caddr_t data)
1099 {
1100         struct ate_softc *sc = ifp->if_softc;
1101         struct mii_data *mii;
1102         struct ifreq *ifr = (struct ifreq *)data;       
1103         int drv_flags, flags;
1104         int mask, error, enabled;
1105
1106         error = 0;
1107         flags = ifp->if_flags;
1108         drv_flags = ifp->if_drv_flags;
1109         switch (cmd) {
1110         case SIOCSIFFLAGS:
1111                 ATE_LOCK(sc);
1112                 if ((flags & IFF_UP) != 0) {
1113                         if ((drv_flags & IFF_DRV_RUNNING) != 0) {
1114                                 if (((flags ^ sc->if_flags)
1115                                     & (IFF_PROMISC | IFF_ALLMULTI)) != 0)
1116                                         ate_rxfilter(sc);
1117                         } else {
1118                                 ateinit_locked(sc);
1119                         }
1120                 } else if ((drv_flags & IFF_DRV_RUNNING) != 0) {
1121                         atestop(sc);
1122                 }
1123                 sc->if_flags = flags;
1124                 ATE_UNLOCK(sc);
1125                 break;
1126
1127         case SIOCADDMULTI:
1128         case SIOCDELMULTI:
1129                 if ((drv_flags & IFF_DRV_RUNNING) != 0) {
1130                         ATE_LOCK(sc);
1131                         enabled = ate_setmcast(sc);
1132                         if (enabled != (sc->flags & ATE_FLAG_MULTICAST))
1133                                 ate_rxfilter(sc);
1134                         ATE_UNLOCK(sc);
1135                 }
1136                 break;
1137
1138         case SIOCSIFMEDIA:
1139         case SIOCGIFMEDIA:
1140                 mii = device_get_softc(sc->miibus);
1141                 error = ifmedia_ioctl(ifp, ifr, &mii->mii_media, cmd);
1142                 break;
1143         case SIOCSIFCAP:
1144                 mask = ifp->if_capenable ^ ifr->ifr_reqcap;
1145                 if (mask & IFCAP_VLAN_MTU) {
1146                         ATE_LOCK(sc);
1147                         if (ifr->ifr_reqcap & IFCAP_VLAN_MTU) {
1148                                 WR4(sc, ETH_CFG, RD4(sc, ETH_CFG) | ETH_CFG_BIG);
1149                                 ifp->if_capenable |= IFCAP_VLAN_MTU;
1150                         } else {
1151                                 WR4(sc, ETH_CFG, RD4(sc, ETH_CFG) & ~ETH_CFG_BIG);
1152                                 ifp->if_capenable &= ~IFCAP_VLAN_MTU;
1153                         }
1154                         ATE_UNLOCK(sc);
1155                 }
1156         default:
1157                 error = ether_ioctl(ifp, cmd, data);
1158                 break;
1159         }
1160         return (error);
1161 }
1162
1163 static void
1164 ate_child_detached(device_t dev, device_t child)
1165 {
1166         struct ate_softc *sc;
1167
1168         sc = device_get_softc(dev);
1169         if (child == sc->miibus)
1170                 sc->miibus = NULL;
1171 }
1172
1173 /*
1174  * MII bus support routines.
1175  */
1176 static int
1177 ate_miibus_readreg(device_t dev, int phy, int reg)
1178 {
1179         struct ate_softc *sc;
1180         int val;
1181
1182         /*
1183          * XXX if we implement agressive power savings, then we need
1184          * XXX to make sure that the clock to the emac is on here
1185          */
1186         sc = device_get_softc(dev);
1187         DELAY(1);       /* Hangs w/o this delay really 30.5us atm */
1188         WR4(sc, ETH_MAN, ETH_MAN_REG_RD(phy, reg));
1189         while ((RD4(sc, ETH_SR) & ETH_SR_IDLE) == 0)
1190                 continue;
1191         val = RD4(sc, ETH_MAN) & ETH_MAN_VALUE_MASK;
1192
1193         return (val);
1194 }
1195
1196 static int
1197 ate_miibus_writereg(device_t dev, int phy, int reg, int data)
1198 {
1199         struct ate_softc *sc;
1200         
1201         /*
1202          * XXX if we implement agressive power savings, then we need
1203          * XXX to make sure that the clock to the emac is on here
1204          */
1205
1206         sc = device_get_softc(dev);
1207         WR4(sc, ETH_MAN, ETH_MAN_REG_WR(phy, reg, data));
1208         while ((RD4(sc, ETH_SR) & ETH_SR_IDLE) == 0)
1209                 continue;
1210
1211         printf("write done");
1212
1213         return (0);
1214 }
1215
1216 static device_method_t ate_methods[] = {
1217         /* Device interface */
1218         DEVMETHOD(device_probe,         ate_probe),
1219         DEVMETHOD(device_attach,        ate_attach),
1220         DEVMETHOD(device_detach,        ate_detach),
1221
1222         /* Bus interface */
1223         DEVMETHOD(bus_child_detached,   ate_child_detached),
1224
1225         /* MII interface */
1226         DEVMETHOD(miibus_readreg,       ate_miibus_readreg),
1227         DEVMETHOD(miibus_writereg,      ate_miibus_writereg),
1228
1229         { 0, 0 }
1230 };
1231
1232 static driver_t ate_driver = {
1233         "ate",
1234         ate_methods,
1235         sizeof(struct ate_softc),
1236 };
1237
1238 DRIVER_MODULE(ate, atmelarm, ate_driver, ate_devclass, 0, 0);
1239 DRIVER_MODULE(miibus, ate, miibus_driver, miibus_devclass, 0, 0);
1240 MODULE_DEPEND(ate, miibus, 1, 1, 1);
1241 MODULE_DEPEND(ate, ether, 1, 1, 1);