OMAP3: fix and clean up L2 cache enable/disable functions
authorMans Rullgard <mans@mansr.com>
Wed, 14 Apr 2010 11:08:00 +0000 (12:08 +0100)
committerKoen Kooi <koen@dominion.thruhere.net>
Mon, 17 May 2010 06:11:36 +0000 (08:11 +0200)
commit5f1e29340fdcebd54d8c44f1c426875b3483decb
treea2ee233293a774d33cf7d07ce6054f4d310b516d
parent8f9103ca691bf051155a9d189eb07dc5a9b24f51
OMAP3: fix and clean up L2 cache enable/disable functions

On OMAP34xx ES1.0, the L2 enable bit can only be set in secure mode,
so an SMC call to the ROM monitor is required.  On later versions,
and on newer devices, this bit is banked and we can set it directly.

The code checked only the ES revision of the chip, and hence incorrectly
used the ROM call on ES1.0 versions of other devices.

This patch adds a check for chip family as well as revision, and also
removes some code duplication between the enable and disable functions.

Signed-off-by: Mans Rullgard <mans@mansr.com>
cpu/arm_cortexa8/omap3/cache.S